


MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: US Granted US Applications EP-A EP-B WO JP (bibliographic data only) DE-C DE-A DE-T

DE-U GB-A Years: 1981-2003

Patent/Publication No.: JP07046123



Order This Patent

Go to first matching text

JP07046123 A PLL CIRCUIT NEC CORP

Inventor(s):SUGAWARA HIDEKAZU
Application No. 05184556 JP05184556 JP, Filed 19930727,A1 Published 19950214

Abstract: PURPOSE: To reduce the circuit scale and to correctly set the free-running oscillation frequency.

CONSTITUTION: A synchronism deciding circuit 5 is provided which decides the synchronous state between the frequency divided signal of an output signal OUT and an input signal IN by a phase error signal PE from a phase frequency comparator 1 to generate a synchronizing signal SYN having a prescribed period. A comparator 6 is provided which compares a control voltage Vc from loop filter 2 with a reference

voltage Vr and outputs a comparison result signal CR. A trimming data generating circuit 7 is provided which outputs trimming data TD including information of the comparison result signal CR in synchronism with the synchronizing signal SYN in the case of a free-running oscillation frequency set signal FC in the active level and holds just preceding trimming data TD in the case of the signal FC in the inactive level. The oscillation frequency of a voltage controlled oscillator 3 is controlled by the control voltage Vc and trimming data TD.

Int'l Class: H03L00710; H03L00714

Patents Citing this One: No US, EP, or WO patents/search reports have cited this patent.





For further information, please contact:
Technical Support | Billing | Sales | General Information

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-46123

(43)公開日 平成7年(1995)2月14日


(51) Int.Cl.6		識別記号	庁内整理番号	FI			技術表示箇所	
H03L	7/10 7/14	Z	9182-5 J 9182-5 J	H03L	7/ 10		D	
				審査請求	尺 有	請求項の数3	OL (全 9 頁)	
(21)出願番号		特顯平5-184556		(71)出願人	000004237 日本電気株式会社			
(22)出願日		平成5年(1993)7	(72)発明者	菅原	港区芝五丁目7	番1号 日本電気株		
				(74)代理人		京本直樹	(外2名)	

(54) 【発明の名称】 PLL回路

(57)【要約】

【目的】回路規模を小さくすると共に自走発振周波数が 正しく設定できるようにする。

【構成】位相周波数比較器1からの位相誤差信号PEによって出力信号OUTの分周信号と入力信号INとの同期状態を判定し所定の同期の周期信号SYNを発生する同期判定回路5を設ける。ループフィルタ2からの制御電圧Vcを基準電圧Vrと比較しその比較結果信号CRを出力する比較器6を設ける。自走発振周波数設定信号下Cがアクティブレベルのとき比較結果信号CRの情報を含むトリミングデータTDを同期信号SYNに同期で出力しインアクティブレベルになると直前のトリミングデータTDを保持するトリミングデータ発生回路7とを設ける。圧制御発振器3の発振周波数を制御電圧Vc及びトリミングデータTDにより制御する。



1

【特許請求の範囲】

【請求項1】 出力信号の周波数を1/N(Nは1以上 の整数) に分周した信号と人力信号との位相を比較しそ の位相差情報を含む位相誤差信号を出力する位相周波数 比較器と、前記位相誤差信号の高周波成分を除去し制御 電圧を発生するループフィルタと、前記制御電圧とトリ ミングデータとによって制御された周波数の前記出力信 号を発生する電圧制御発振器と、前記位和誤差信号によ って前記出力信号と前記入力信号との同期状態を判定し 所定の周期の同期信号を発生する同期判定回路と、前記 10 制御電圧と所定のレベルの基準電圧とを比較しその比較 結果と対応した情報をもつ比較結果信号を出力する比較 器と、自走発振周波数設定信号がアクティブレベルのと き前配比較結果信号の情報を含む前記トリミングデータ を前記同期信号と同期して出力しインアクティブレベル になるとこのインアクティブレベルになる直前の前記ト リミングデータを保持し出力するトリミングデータ発生 回路とを有することを特徴とするPLL回路。

【請求項2】 トリミングデータ発生回路が、比較結果 信号が第1のレベルのときはデータ"-1"を出力し第 20 2のレベルのときはデータ"+1"を出力する第1のマ ルチプレクサと、自走発振周波数設定信号がアクティブ レベルのときは前記第1のマルチプレクサの出力データ を選択して出力しインアクティブレベルのときはデータ "0"を出力する第2のマルチプレクサと、この第2の マルチプレクサの出力データとトリミングデータとを加 算し出力する加算器と、この加算器の出力データを同期 信号に同期して取込んで保持し前記トリミングデータと して出力するレジスタとを備えて構成された請求項1記 載のPLL回路。

【請求項3】 電圧制御発振器が、負入力端に制御電圧 を受ける増幅器と、ソースに電源電位を受けゲートを前 記増幅器の出力端と接続しドレインを前記増幅器の正入 力端と接続する第1のトランジスタと、一端をこの第1 のトランジスタのドレインと接続し他端を接地電位点と 接続する抵抗と、トリミングデータの各ピットとそれぞ れ対応して設けられそれぞれソースに前記電源電位を受 けゲートを前記増幅器の出力端と接続し前記第1のトラ ンジスタと共にこの第1のトランジスタに対し所定の電 流比をもつカレントミラー回路を形成する複数の第2の *40* トランジスタと、これら第2のトランジスタとそれぞれ 対応して設けられソース,ドレインのうちの一方を対応 する前記第2のトランジスタのドレインと接続し他方を 共通接続しゲートに前記トリミングデータの対応ビット を受けてオン、オフする複数の第3のトランジスタと、 これら第3のトランジスタのソース、ドレインのうちの 他方からの電流を受けてその電流値と対応した周波数の 出力信号を発生する電流制御発振器とを備えて構成され た請求項1記載のPLL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はPLL回路に関し、特に 電圧制御発振器の自走発振周波数を調整する手段を備え たPLL回路に関する。

2

[0002]

【従来の技術】PLL回路内の電圧制御発振器の自走発 振周波数をこのPLL回路の周波可能な範囲に設定する ことは、PLL回路設計上、重要な項目の一つである。 しかしながら、この自走発振周波数は、製造プロセスに おける種々のパラメータ(例えば、酸化膜の厚さ、しき い値電圧等)の変動や、温度変化の影響を受けて大きく ばらつくことになる。

【0003】そこで、この自走発振周波数をPLL回路 の同期可能な範囲に設定するため、チップ内に設けられ たトリミング抵抗 (又はコンデンサ) によるレーザトリ ミング技術や高電流ザッピング技術を用い、物理的に修 正を行っていた。

【0004】しかし、これらの技術による物理的な修正 は何れも費用及び時間がかかる上、高電流ザッピング技 術ではその許容誤差を確保するには信頼度上不十分であ る。そこで、この自走発振周波数の修正,設定を電子回 路により行う技術が提案されている(例えば、特開平3 -29516号公報参照)。

【0005】図4は自走発振周波数の修正、設定を電子 回路により行うようにした従来のPLL回路の一例を示 す回路図である。

【0006】このPLL回路は、図4中の一点鎖線の下 側のループBを形成するFLL部と上記一点鎖線の上側 の部分及び電圧制御発振器12,加算回路44を含むル 30 ープAを形成するPLL部とから成る。

【0007】システムのパワーオン時又はリセット時 に、自走発振周波数設定信号FSがアクティブ ("1")になると、FLL部は動作状態となり、PL L部は非動作状態となってそのループのFLL部への出 カ(D-A変換器11の出力)はロックレンジのほぼ中 心値に固定される。

【0008】FLL部においては、電圧制御発振器12 の出力COがカウンタ31に、供給源からの基準クロッ **クパルスCKがカウンタ30にそれぞれ供給される。カ** ウンタ30の計数値が予め設定された値Nに達すると比 較器33からリセットパルスが出力され、そのときのカ ウンタ31の計数値がレジスタ35に記憶されると共に これらカウンタ30,31は共にリセットされる。次 に、レジスタ35に記憶された係数値Mは、比較器34 によりPLL部のロックレンジのほぼ中心値に相当する 期待計数値Rと比較され、その差の符号(+, -) 及び 大きさに応じてカウンタ32の値がインクリメント,デ ィクリメントされる。このカウンタ32の値は電圧制御 発振器12の出力COに同期してレジスタ36に取り込 50 まれてD-A変換器10に伝達され、その出力は加算回

路44により電圧制御発振器12の制御電圧VCに変換される。この制御電圧VCは、カウンタ31の計数値Mが期待計数値Rに等しくなるまで電圧制御発振器12の発振周波数をインクリメント又はディクリメントし、これら計数値が等しくなったとき電圧制御発振器12の自走発進周波数は所望の値に設定される。

【0009】自走発振周波数設定信号FSがインアクティブレベルになるとPLL部が動作状態となり、FLL部はそのループが形成されなくなり非動作状態となる。

【0010】PLL部は、入力信号IN及び電圧制御発 10 振器12の出力COをディジタル値に変換するA-D変換器13からの2つのディジタル値を比較し入力信号IN及び電圧制御発振器12の出力COの位相誤差信号を出力する位相誤差検出器14と、この位相誤差検出器14の出力を積分する積分器19を含み位相誤差検出器14の出力の自走発振周波数設定信号FS及び積分器19の値がオーバーフロー/アンダーフローを示す信号(OF/UF)等によって制御して出力すると共に積分結果を出力するタイミング制御論理回路15と、このタイミング制御論理回路15と、このタイミング制御論理回路15と、FLL部と共用の加算回路40及び電圧制御発振器12とを備える。

【0011】このPLL部においては、積分器19の値がオーパーフロー/アンダーフローしていない状態では、自走発振周波数がロックレンジ内に保たれ、入力信号INに同期した出力信号OUTが得られる。

【0012】しかし、過度の温度変動や電源電圧変動又は構成素子の経時変化等によって自走発振周波数がPLL部のロックレンジを逸脱すると、積分器19の値がオ 30ーパーフロー/アンダーブロー信号OF/UFが出力される。この信号(OF/UF)によって、積分器19→AND回路39→加算器38→マルチブレクサ37→レジスタ36→DーA変換器10→加算回路44→電圧制御発振器12→A-D変換器13→位相誤差検出器14→AND回路16→積分器19のルーブが形成され、電圧制御発振器12の自走発振周波数をPLL部のロックレジスタ内に保つように制御する。

[0013]

【発明が解決しようとする課題】この従来のPLL回路では、パワーオン時又はリセット時に電圧制御発振器 12の自走発振周波数を設定するFLL部に、3つのカウンタ30,31,32やD-A変換器 10を含むため回路規模が大きくなるという欠点があり、また、供給源からの基準クロックパルスを必要とするため、この基準クロックパルスを供給源からの"0","1"のランタームパターンのパルス列から再生するような場合、自走発振周波数を正しく設定することができないという欠点があった。

4

【0014】本発明の目的は、回路規模を小さくすると 共に、自走発振周波数を正しく設定することができるP LL回路を提供することにある。

[0015]

【課題を解決するための手段】本発明のPLL回路は、 出力信号の周波数を1/N(Nは1以上の整数)に分周 した信号と入力信号との位相を比較しその位相差情報を 含む位相誤差信号を出力する位相周波数比較器と、前記 位相誤差信号の高周波成分を除去し制御電圧を発生する ループフィルタと、前記制御電圧とトリミングデータと によって制御された周波数の前記出力信号を発生する電 圧制御発振器と、前記位相誤差信号によって前記出力信 号と前記入力信号との同期状態を判定し所定の周期の同 期信号を発生する同期判定回路と、前記制御電圧と所定 のレベルの基準電圧とを比較しその比較結果と対応した 情報をもつ比較結果信号を出力する比較器と、自走発振 周波数設定信号がアクティブレベルのとき前記比較結果 信号の情報を含む前記トリミングデータを前記同期信号 と同期して出力しインアクティブレベルになるとこのイ ンアクティブレベルになる直前の前記トリミングデータ を保持し出力するトリミングデータ発生回路とを有して いる。

【0016】また、トリミングデータ発生回路が、比較 結果信号が第1のレベルのときはデータ"-1"を出力 し第2のレベルのときはデータ"+1"を出力する第1 のマルチプレクサと、自走発振周波数設定信号がアクテ ィブレベルのときは前記第1のマルチプレクサの出カデ ータを選択して出力しインアクティブレベルのときはデ ータ"0"を出力する第2のマルチプレクサと、この第 2 のマルチプレクサの出力データとトリミングデータと を加算し出力する加算器と、この加算器の出力データを 同期信号に同期して取込んで保持し前記トリミングデー タとして出力するレジスタとを備えて構成され、電圧制 御発振器が、負入力端に制御電圧を受ける増幅器と、ソ ースに電源電位を受けゲートを前記増幅器の出力端と接 続しドレインを前記増幅器の正入力端と接続する第1の トランジスタと、一端をこの第1のトランジスタのドレ インと接続し他端を接地電位点と接続する抵抗と、トリ ミングデータの各ビットとそれぞれ対応して設けられそ れぞれソースに前記電源電位を受けゲートを前記増幅器 の出力端と接続し前記第1のトランジスタと共にこの第 1のトランジスタに対し所定の電流比をもつカレントミ ラー回路を形成する複数の第2のトランジスタと、これ ら第2のトランジスタとそれぞれ対応して設けられソー ス、ドレインのうちの一方を対応する前記第2のトラン ジスタのドレインと接続し他方を共通接続しゲートに前 記トリミングデータの対応ピットを受けてオン,オフす る複数の第3のトランジスタと、これら第3のトランジ スタのソース,ドレインのうちの他方からの電流を受け 50 てその電流値と対応した周波数の出力信号を発生する電 5

流制御発振器とを備えて構成される。

[0017]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0018】図1は本発明の一実施例を示すプロック図 である。

【0019】この実施例は、出力信号OUTの周波数を 1/N (Nは1以上の整数) に分周する分周器4 (N= 1のときは出力信号OUTをそのまま出力)と、この分 周器 4 からの信号と入力信号 INとの位相を比較しその 10 位相差情報を含む位相誤差信号PEを出力する位相周波 数比較器1と、位相誤差信号PEの高周波成分を除去し 制御電圧Vcを出力するループフィルタ2と、制御電圧 VcとトリミングデータTDとによって制御された周波 数の出力信号OUTを発生する電圧制御発振器3と、位 相誤差信号PEによって出力信号OUTと入力信号IN との同期状態を判定し所定の周期の同期信号SYNを出 カする同期判定回路と、制御電圧Vcを所定のレベルの 基準電圧Vrと比較しその比較結果と対応したレベルの 比較結果信号 CRを出力する比較器 6 と、比較結果信号 20 CRが第1のレベル ("1"レベル、例えば高レベル) のときはデータ"-1"、第2のレベル("0"レベ ル)のときはデータ"+1"を出力するマルチプレクサ 71、自走発振周波設定信号FCがアクティブレベル ("1"レベル)のときはマルチプレクサ71の出力デ ータを選択しインアクティブレベルのときはデータ "0"を出力するマルチプレクサ72、このマルチプレ クサ72の出力データとトリミングデータTDとを加算 し出力する加算器73、及びこの加算器73の出力デー 夕を周期信号SYNに同期して取込んで保持しトリミン グデータTDとして出力するレジスタ74を備え自走発 振周波数設定信号FSがアクティブレベルのとき比較結 果信号CRの情報を含むトリミングデータTDを同期信 **号SYNに同期して出力しインアクティブレベルになる** とこのインアクティブレベルになる直前のトリミングデ ータを保持し出力するトリミングデータ発生回路 7 とを 有する構成となっている。

【0020】次にこの実施例のシステムパワーオン時又 はリセット時における電圧制御発振器3の自走発振周波 数の設定動作について説明する。

【0021】システムパワーオン時やシステムリセット 時には、自走発振周波数が設定されるまでの期間、自走 発振周波数設定信号FSがアクティブレベルとなり、ト リミングデータ発生回路7のマルチブレクサ72に供給 される。

[0022] 位相周波数比較器1, ループフィルタ2, 電圧制御発振器3及び分周器4は、電圧制御発振器3が ループフィルタ2からの制御電圧Vcとトリミングデー タTDとによって発振周波数が制御される他は、極めて 一般的な ${ t PLL}$ 回路と同様の動作を行い入力信号 ${ t INC}$ 50 ${ t A10}$ 負入力端(${ t -1}$)と正入力端(${ t +1}$)とが等しくなる

同期した出力信号OUTを出力する。

【0023】比較器6は、ループフィルタ2の出力電 圧、即ち制御電圧Vcが基準電圧Vェより小さいとき "1"レベル、大きいとに"0"レベルの比較結果信号 CRを出力する。この比較結果信号CRの"1"レベル に応答してデータ"-1"、"0"レベルに応答してデ ータ"+1"がマルチプレクサ71から出力され、自走 発振周波数設定信号FCがアクティブレベル("1") であるので、このマルチプレクサ71の出力データが加 算器73に供給される。

【0024】加算器73はトリミングデータTDにマル チプレクサ71からの"-1", "+1"を加算し、そ の結果が同期信号SYNに同期してレジスタ74に取込 まれ再びトリミングデータTDとして出力される。

【0025】このトリミングデータTDと制御電圧Vc とにより電圧制御発振器3の発振周波数が制御され、そ の結果がループフィルタ2から制御電圧Vcとして現わ れる。この動作は制御電圧Vcが基準電圧Vrと一致す るまでくり返えされる。従って、基準電圧Vrを適正値 に設定することにより、製造プロセスにおける諸パラレ **ータのばらつき等に関係なく電圧制御発振器3の自走発** 振周波数を適正値に設定することができる。

【0026】電圧制御発振器3は一例として図2に示す ように、負入力端(-)に制御電圧V c を受ける増幅器 A1と、ソースに電源電位Vccを受けゲートを増幅器 31の出力端と接続しドレインを増幅器31の正入力端 (+) を接続するトランジスタQ1と、一端をトランジ スタQ1のドレインと接続し他端を接地電位点と接続す る抵抗R1と、ビットTD1, TD2, …, TDnで構 30 成されたトリミングデータTDの各ピットとそれぞれ対 応して設けられそれぞれソースに電源電位Vccを受け ゲートを増幅器31の出力端と接続しトランジスタQ1 と共にこのトランジスタQ1に対し所定の電流比をもつ カレントミラー回路を形成するトランジスタQ11, Q 12, …, Q1nと、これらトランジスタQ11, Q1 2, …, Q1 n とそれぞれ対応して設けられソース, ド レインのうちの一方を対応するトランジスタ(Q11, Q12, …, Q1n) のドレインと接続しゲートにトリ ミングデータTDの対応ピットを受けてオフ、オフレソ ース、ドレインの他方を共通接続して電流出力端とする トランジスタQ21、Q22、…、Q2nと、これらト ランジスタQ21,H22,…,Q2nの電流出力端か らの電流を受けてその電流値と対応した周波数の出力信 号OUTを発生する電流制御発振器32とを備えた構成 となっている。なお、増幅器A1,トランジスタQ1, Q11~Q1n, Q21~Q2n及び抵抗R1は、制御 電圧VcとトリミングデータTDの値とに比例した電流 を出力する電圧電流変換器3-1を形成している。

【0027】増幅器A1とトランジスタQ1とは増幅器

7

ように作用するので、抵抗R1にはVc/R1(R1は抵抗R1の抵抗値),すなわち制御電圧Vcに比例した電流が流れる。トランジスタQ1と共にカレントミラー回路を形成するトランジスタQ11,Q1nには、トランジスタQ1に流れる電流と対応した電流が流れる。ここで、トランジスタQ11,Q12,…,Q1nに流れる電流のそれぞれをトランジスタQ1に流れる電流に対し、2・a,2²・a,…,2°・aとしておくと、制御電圧Vcに比例すると同時にトリミングデータTD(TD1,TD2,…,TDn)の値に比例した値の電 10流を得ることができる。

【0028】図3(a)~(c)はそれぞれ電流制御発振器3-2,電圧電流変換器3-1及び電圧制御発振器3の入出力特性図である。これら入出力特性図において、実線は設計値を示し破線は製造プロセスにおける賭パラメータが変動したときの特性を示す。電流制御発振器3-2の電流対発振周波数特性が図3(a)の破線のように設計値からずれた場合、電圧電流変換器3-1の制御電圧Vc,トリミングデータTD対電流特性を図3(b)の破線のように設定することにより、電圧制御発振器3の制御電圧Vc,トリミングデータTD対発振周波数特性を設計値に等しくすることができる。電圧電流変換器3-1の制御電圧Vc,トリミングデータTD対電流特性の設定は、基準電圧Vrを調整することにより所望の特性とすることができる。

【0029】電圧制御発振器3を上記のような構成とすることにより、D-A変換器を使用することなく電圧制御発振器3の自走発振周波数を制御電圧Vc及びトリミングデータTDにより制御することができる。

[0030]

【発明の効果】以上説明したように本発明は、位相周波数比較器からの位相誤差信号によって出力信号と入力信号との同期状態を判定し所定の同期の周期信号を発生する同期判定回路と、ループフィルタからの制御電圧を基準電圧と比較しその比較結果信号を出力する比較器と、自走発振周波数設定信号がアクティブレベルのとき比較結果信号の情報を含むトリミングデータを同期信号に同期で出力しインアクティブレベルになると直前のトリミングデータを保持するトリミングデータ発生回路とを設け、電圧制御発振器の発振周波数を制御電圧及びトリミ40

ングデータにより制御する構成とすることにより、従来 例のようにカウンタやD-A変換器を使用しないので回 路規模を小さくすることができ、かつ自走発振周波数が 供給源からの基準クロックバルスによらず基準電圧で制 御できるのでこの自走発振周波数を正しく設定すること

ができる効果がある。 【図面の簡単な説明】

【図1】本発明の一実施例を示すプロック図である。

【図2】図1に示された実施例の電圧制御発振器の回路 図である。


【図3】図2に示された電圧制御発振器の各部の特性図である。


【図4】従来のPLL回路の一例を示すブロック図である。


【符号の説明】

- 1 位相周波数比較器
- 2 ループフィルタ
- 3 電圧制御発振器
- 3-1 電圧電流変換器
- 20 3-2 電流制御発振器
- 4 分周器
 - 5 同期判定回路
 - 6 比較器
 - 7 トリミングデータ発生回路
 - 10, 11 D-A変換器
 - 12 電圧制御発振器
 - 13 A-D変換器
 - 14 位相誤差検出器
 - 15 タイミング制御論理回路
- 30 19 積分器
 - 30~32 カウンタ
 - 33,34 比較器
 - 37 マルチプレクサ
 - 38 加算器
 - 39 AND回路
 - 44 加算回路
 - 71,72 マルチプレクサ
 - 73 加算器
 - 74 レジスタ

[図1]







[図4] 后种回路全 レジスタ 加算器 2FS 加算器 KNO回路 <u>(</u>≥R) がに レジスタ **石類 略** 加算器 精分器 内 KKO回路 タイミング制御論理回路 検出器位相誤差 商压机 略振器 A-D 效複器

Z I